先进逻辑半导体制造商Rapidus Corporation 宣布与 Cadence Design Systems, Inc. 合作，提供共同优化的 AI 驱动参考设计流程和广泛的 IP 产品组合。新的合作将支持Rapidus 2nm环栅(GAA)工艺，并利用其背面供电网络(BSPDN)技术的设计和制造优势，为客户提供设计解决方案和IP组合。

随着半导体行业努力应对因计算需求而显着增加的设计挑战，GAA和BSPDN制造技术对于满足日益严格的功耗、性能和面积要求变得至关重要。

Rapidus和Cadence正在努力开发人工智能驱动的数字和模拟/混合信号参考设计流程，其中包括 Cadence 设计解决方案。客户将会能够使用 Cadence 广泛的接口和内存 IP 组件组合，包括 HBM4、224G SerDes、PCI Express 7.0 等，同时还利用支持 Rapidus 的制造设计和协同优化 (DMCO) 概念的 2nm GAA 和 BSPDN 设计和制造解决方案。

“我们与 Rapidus 在 2nm GAA BSPDN 技术方面的广泛合作利用 Cadence 的 AI 驱动解决方案来解决实际问题并满足客户需求。”Cadence 总裁兼首席执行官 Anirudh Devgan 博士说道。 “通过将 Cadence 的先进接口和内存 IP 技术、参考流程和 Rapidus 的工艺技术结合在一起，我们正在为未来人工智能基础设施的构建提供支持。”

“我们与 Cadence 在 2nm BSPDN 技术上的合作使我们处于行业前沿，标志着半导体创新在性能和效率方面的重大飞跃。通过结合我们的专业知识，我们很高兴能够制定新的技术标准并创造变革性的技术。”为我们共同的客户和行业提供解决方案。”Rapidus 首席执行官 Atsuyoshi Koike 博士说道。